内部结构
如同以往我们测试网络设备一样，我们也对于D-Link DGL-4300进行了简单的拆解，看看其内部结构的细节：
&picid=368929.JPG) |
| DGL-4300电路板 |
位于电路板中心的是10/100/1000 switch/LAN PHY芯片 Broadcom BCM5385，由于它覆盖在散热片下面，我们无法向读者展示其图片。从Broadcom提供的资料来看，BCM5385是一颗整合度较高的芯片，采用了先进的0.13微米CMOS制程，它包括高速交换系统的全部功能，比如packet buffer, PHY transceivers, media access controllers, address management, and a nonblocking switch fabric。这款芯片兼容IEEE 802.3、802.3u、802.3ab 802.3x规范。
BCM5385包括4个全双工10/100/1000BASE-T转发器，可以实现光纤或者铜缆千兆以太网连接。其整合的MAC支持Jumbo Frames（巨大帧），这允许MTU增加到9000字节，在大数据量传输中，Jumbo Frame可以降低每字节的开销。这意味着传输相同容量的数据，其呼叫的次数会比不支持这个功能的设备少很多，从而也降低了CPU的负担、提升网络的性能。
&picid=368932.JPG) |
| LF9402 100/1000BASE-T TRANSFORMER模块 |
配合LF9402 100/1000BASE-T TRANSFORMER模块的使用，DGL-4300才具有了千兆物理链路的基本能力。
&picid=368935.JPG) |
DGL-4300采用了Atheros AR5004X芯片组来实现无线功能，如上图所示的mini-PCI卡就是无线模块——这是一种非常灵活的设计，只要更换mini-PCI卡就可以升级无线部分的功能。
 |
DGL-4300的心脏是Ubicom生产的IP3023无线网络处理器，可被应用于802.11a/b/g访问点、路由器、热点、网桥、网关以及各种嵌入式网络设备。这款处理器采用了全新的微处理器架构MASI（Multithreaded Architecture for Software I/O），可硬件支持多线程运算而无需上下文开关开销。IP3023是一颗250 MIPS 32-bit CPU，支持8路多线程操作。
&picid=368938.JPG) |
| W981216DH |
随机存储器采用了华邦W981216DH芯片，容量为8M x 16 bit，额定工作频率为133MHz，TSOP II 54封装。
|
Boot Flash芯片是AMD生产的AM29LV320DB，其容量为4Mx8Bit/2Mx16Bit（4MB）。
&picid=368941.JPG) |
| 供电电路局部 |
